Los diseñadores de circuitos integrados están muy familiarizados con la presión de los plazos de verificación antes de la fabricación. Los factores que pueden ralentizar el proceso de verificación física incluyen diseños complejos, cableado superpuesto y diseños metálicos intrincados, sin mencionar la adición de miles de millones de transistores.
Si bien es más fácil pasar del hardware al EDA, verificar y validar el hardware en sí puede llevar mucho más tiempo. Imagen utilizada por cortesía de ACM Digital Library
Estos contratiempos solo se agravan a medida que la tecnología se mueve hacia nodos más avanzados. Recientemente, Synopsys, un desarrollador líder de herramientas de EDA, lanzó un validador de IC para abordar el tiempo invertido durante los flujos de trabajo de EDA. La compañía se ha asociado con Samsung y Microsoft con un nuevo enfoque: utilizar la nube. Se dice que este validador de IC ofrece acceso basado en la nube a la verificación física, lo que aumenta la productividad y el tiempo de cierre del diseño.
Cuando se trata de verificación física, ¿cuáles son los desafíos de los nodos reducidos? ¿Y de qué otra forma están ayudando las empresas de automatización del diseño electrónico (EDA) a agilizar el proceso?
Verificación de reglas de diseño (DRC) y diseño versus esquema (LVS)
Primero, es importante comprender dos pasos importantes que ocurren durante el proceso de verificación: verificación de reglas de diseño (DRC) y diseño versus esquema (LVS). DRC verifica si un diseño específico cumple con las restricciones impuestas por un diseño antes de fabricar un producto físico. LVS comprueba si el IC diseñado coincide con el esquema original.
Comprobación DRC "Limpiar sobre la marcha". Imagen utilizada por cortesía de Synopsys (PDF)
Synopsys también dice que su validador IC es capaz de ofrecer una programación de carga inteligente con memoria en la plataforma de diseño de nube SAFE de Samsung y Microsoft Azure.
Sistema de verificación física de Cadence
Cadence es otra empresa de EDA que recientemente mostró su sistema de verificación física (PVS). Según la empresa, este sistema puede mejorar el rendimiento del procesamiento distribuido para nodos avanzados. Cadence afirma que PVS mejorará el proceso de depuración que conduce a la aprobación avanzada del diseño de nodos.
Cadence dice que su suite interactiva PVS llevará a los diseñadores a un camino más rápido hacia la aprobación final. Imagen utilizada por cortesía de Cadence
Las ejecuciones de DRC estándar de la industria requieren datos preparados y los diseñadores de diseño pueden tardar días en verificar cada fase. Alternativamente, el PVS de Cadence está equipado con un modo en tiempo real para que el modelo lo edite a medida que el diseño cumple con la firma.
Dado que los cortocircuitos eléctricos son difíciles de depurar en las prácticas convencionales, PVS de Cadence ofrece una herramienta de localización corta interactiva que se inicia durante la primera ejecución de DRC para detectar rápidamente los cortocircuitos de energía.
Calibre nmDRC de Siemens
Otra opción proviene de Siemens, que tiene como objetivo abordar el tiempo dedicado a nodos avanzados con DRC basado en ecuaciones para múltiples patrones, aprendizaje automático y EDA en la nube. Una de las principales afirmaciones de valor del conjunto de herramientas Caliber de Siemens es que puede manejar "cualquier diseño, en cualquier nodo, en cualquier fundición".
Características clave de la herramienta Calibre nmDRC. Imagen utilizada por cortesía de Siemens
Se dice que el Calibre nmDRC de Siemens ayuda a los diseñadores a verificar todos los nodos, no solo los avanzados, proporcionando una sólida depuración y verificación a lo largo de este proceso. Siemens afirma que su paquete de software se puede implementar en cualquier sistema existente, lo que brinda a los diseñadores flexibilidad para la mitigación de nodos.
¿Qué atracos ha encontrado con la verificación física a medida que los nodos se han vuelto más avanzados? Comparta sus experiencias en los comentarios a continuación.
